RESULT LIST

2 results found in the Worldwide database for: **JP7074282** (priority or application number or publication number) (Results are sorted by date of upload in database)

1 SEMICONDUCTOR DEVICE

Inventor: YAMAGATA OSATAKE Applicant: TOKYO SHIBAURA ELECTRIC CO

EC: IPC: H01L23/12; H01L23/52; H01L23/34 (+5)

Publication info: JP7074282 - 1995-03-17

2 No English title available

Inventor: DENISU JIYOSEFU KOIRU; IIRU TOOMASU Applicant: GEN ELECTRIC

KUROOKU; (+3)

EC: IPC: B05D3/06; B05D7/02; B05D7/24 (+28)

Publication info: JP5247243 - 1993-09-24

Data supplied from the esp@cenet database - Worldwide

SEMICONDUCTOR DEVICE

Publication number: JP7074282
Publication date: 1995-03-17

Inventor:

YAMAGATA OSATAKE

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

H01L23/12; H01L23/52; H01L23/34; H01L23/12; H01L23/52; H01L23/34; (IPC1-7): H01L23/34;

H01L23/12


- european:

Application number: JP19930165961 19930614 Priority number(s): JP19930165961 19930614

Report a data error here

Abstract of JP7074282

PURPOSE:To provide a hybrid semiconductor device having such structure that a package and a wiring board are bonded while satisfying both high thermal conductivity and low elasticity. CONSTITUTION: A wiring board 6 is bonded through adhesive onto the inner bottom face of a ceramic package 3, e.g. alumina package, with heat plate 9. A plurality of chips 5, e.g. CPUs and memories, are mounted on the wiring board. The chips 5 are bonded through thermally conductive adhesive 4 to the wiring board 6. A low elasticity adhesive 2 is employed for bonding the wiring board 6 to the package 3 except the underside of the chip 5 where the thermally conductive adhesive 1 is employed. Since the use of high thermal conductivity adhesive is restricted as small as possible, the interfacial stress between the wiring board and the package caused by the heating of chip is relaxed efficiently by the low elasticity adhesive 2.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-74282

(43)公開日 平成7年(1995)3月17日


51)Int.Cl. °	識別記号 庁内整理番号	FΙ			1	技術表示	簡序
H01L 23/12							
H01L 23/34	Α						
		H01L	23/ 12		J		
					F		
		審査請求	未請求	請求項の数 6	FD	(全 8	頁)
21)出願番号	特顧平5-165961	(71)出廣人	000003078				
(22)出顧日	平成5年(1993)6月14日		株式会社東芝 神奈川県川崎市幸区堀川町72番地				
		(72)発明者	山方 修武				
			神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内				
		(74)代理人	弁理士	竹村 壽			

(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】 高熱伝導性と低弾性を同時に満足するように 配線基板とパッケージとを接着する構造を有する複合型 半導体装置を提供する。

【構成】 放熱板9を取付けたアルミナなどのセラミックパッケージ3内底面上に配線基板6が接着剤で固着されている。この配線基板上にはCPUやメモリなどのチップ5が複数搭載されている。チップ5は、熱伝導性の接着剤4で配線基板6に固着している。配線基板6をパッケージ3に固着する接着剤は、大部分は低弾性接着剤2を用い、配線基板6のチップ5が搭載されている部分の下には、熱伝導性接着剤1を用いる。チップの発熱により発生する配線基板とパッケージの違いから生ずる界面の応力は、高熱伝導性接着剤の使用を極力限定しているので、前記低弾性接着剤2が効率的に緩和させ減少させる。



【特許請求の範囲】

【請求項1】 パッケージと、

回路配線が形成されている半導体基板から構成され、かつ、前記パッケージの内底面上に配置されている配線基板と.

前記配線基板と前記パッケージの内底面間に設けられ、 前記配線基板を前記パッケージに固着する接着剤と、 前記配線基板上に装着され、この配線基板の回路配線と 電気的に接続している複数の半導体素子と、

前記パッケージの開口部を密封するキャップとを備え、 前記配線基板の少なくとも1つの前記半導体素子が装着 されている領域の裏面には前記接着剤として高熱伝導性 接着剤が形成されており、前記配線基板の他の領域の裏 面には、前記接着剤として低弾性接着剤が形成されてい ることを特徴とする半導体装置。

【請求項2】 前記接着剤は、前記配線基板裏面の全面 に形成されていることを特徴とする請求項1に記載の半 導体装置。

【請求項3】 前記配線基板の、前記半導体素子が装着 されているすべての領域の裏面には前記高熱伝導性接着 剤を用いることを特徴とする請求項1又は請求項2に記 載の半導体装置。

【請求項4】 前記配線基板の、前記半導体素子の内発 熱性の高い半導体素子が装着されている領域の裏面に は、前記高熱伝導性接着剤が形成されており、前記半導 体素子の内発熱性の低い半導体素子が装着されている領 域の裏面には、前記低弾性接着剤が形成されていること を特徴とする請求項1又は請求項2に記載の半導体装 置。

【請求項5】 パッケージと、

回路配線が形成されている半導体基板から構成され、かつ、前記パッケージの内底面に配置されている回路基板と、

前記配線基板と前記パッケージの内底面間に設けられ、 前記配線基板を前記パッケージに固着する接着剤と、 前記配線基板上に装着され、この配線基板の配線と電気 的に接続している複数の半導体素子と、

前記パッケージの開口部を密封するキャップとを備え、 前記接着剤は、前記配線基板の前記半導体素子が装着さ れている領域の裏面にのみ形成されていることを特徴と する半導体装置。

【請求項6】 前記接着剤は、高熱伝導性接着剤であることを特徴とする請求項5に記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複合型半導体装置に係 り、とくに、高熱伝導性及び低熱応力性が要求される大 型高密度半導体基板とこれを保護する半導体パッケージ との接続に関するものである。

[0002]

【従来の技術】IC、LSIなどの半導体装置は、半導 体素子が形成された半導体基板(以下チップという)を 塵埃、薬品、ガス、湿気などの悪影響を及ぼす汚染源や 機械的な破壊から保護するためにパッケージングを行 う。これに用いるパッケージは、気密封止性の高いこ と、組立工程における高温加熱状態に耐えうること、機 械的強度が高いこと、化学的に安定なこと、絶縁性や高 周波特性等の電気的特性が良いこと等の特性を備えてい ることが必要であり、その材料としては、合成樹脂、セ ラミック、ガラス、メタルなどがある。セラミックパッ ケージを利用する場合通常は、チップなどをパッケージ の底面に合成樹脂の接着剤で固定し、その開口部をセラ ミックなどのキャップで密封する。一方、情報処理装置 の大規模化、高速化が進み、これに用いられる半導体装 置もそれに対応した製品が要求されるようになってい る。その要求に答えるものとして複合型半導体装置であ るマルチチップモジュール (MCM; Multichip Modul e) がある。これは、多層配線などの回路配線が形成さ れている50mm角規模の大型シリコン半導体基板(以 下、配線基板という)と、この上に固着したCPU (Ce ntral Processing Unit) やメモリなどのチップとから 構成されている。チップ間の配線が非常に短くなるので 高速性能の高い高密度実装の半導体装置が得られる。

【0003】次に、図11及至図14を参照して従来の MCMタイプの半導体装置の実装について説明する。図 13及び図14は、この半導体装置の完成後の断面図及 び平面図、図11及び図12は、半導体装置の各部分の 平面図及び断面図である。パッケージ3は角型であり、 その内周縁には段部31が形成されている。またパッケ ージは、内部に接続配線が形成されており、その配線 は、この段部31で露出している。この半導体装置をプ リント配線基板などの回路基板に取付けるための電極ピ ン32がパッケージ3の周辺部に植設されている。この 電極ピン32は、前記パッケージ内部の接続配線に接続 されている。パッケージ3の底面には放熱板9が接着剤 8で固着されている。このパッケージ3の内底面に前記 配線基板6が接着剤2によって固着されている。さら に、この配線基板6の表面には、SRAMなどのメモリ 素子やCPUなどのチップ5が接着剤4で接続されてい る。チップ5間を接続するために、チップ5と配線基板 6間、配線基板6とパッケージ段部31の接続配線間を 接続するようにアルミニウムや金などから構成されたボ ンディングワイヤ7が形成されている。これら接続を通 じてチップ5は、電極ピンから外部の回路基板に電気的 に接続される。

【0004】パッケージ3の開口部は、コバール(Kovar:ウエスチングハウス社の商標名)などの鉄系合金のキャップ10により密封される。配線基板6のチップ5を装着する領域は、配線基板6に形成された配線を保護するために、金などの被膜が形成されている。図1

2乃至図14を参照してこの複合型半導体装置の製造方 法を説明する。まず、配線基板6の裏面全体にシリコー ンゴム系の低弾性接着剤2を塗布する。この接着剤2を パッケージ3の内底面上に接触させ、加熱圧着して硬化 し、配線基板6を内底面に固定する。次ぎに、チップ5 の裏面全体にシリコーンゴム系もしくはエポキシ系の熱 伝導性の接着剤4を塗布し、これを配線基板6のチップ 装着領域上に載置する。そして、接着剤6を加熱圧着し て硬化し、チップ5を配線基板6に固定する。このよう に、複合型半導体装置 (MCM) に用いられるシリコン 半導体配線基板は、複数のチップを搭載するために大型 (約50mm角)である。そのため、接着剤の硬化後、 配線基板6とパッケージ3の熱膨張係数のミスフィット により配線基板6に反り及び残留応力が発生する。この ため、反り残留応力を緩和するために低弾性接着剤を用 いている。

[0005]

【発明が解決しようとする課題】以上のように、複合型 半導体装置に用いる配線基板は、大型であり、又、これ に接触するチップ、特にCPUは、高熱を発生するもの が多い。したがって、配線基板をパッケージに固着する ために、チップの装着時に生ずる配線基板の熱膨張及び パッケージの熱膨張の差から生ずる残留応力及び反りを 緩和する低弾性の接着剤を用い、チップを配線基板に固 着するためにチップの発熱を効率よく放散する高熱伝導 性の接着剤を用いる。ところが、接着剤は、通常エポキ シ樹脂やシリコーンゴムのような低弾性の合成樹脂が用 いられる。そして、この接着剤に熱伝導性を与えるため には金属粉末を含有させる必要があるが、この金属粉末 を入れると接着剤の低弾性が劣化する。したがって、高 熱伝導性と低弾性を同時に満足する接着剤は得られない ことになる。その結果、従来、配線基板をパッケージに 固着する場合において、その接着に必要な高熱伝導性と 低弾性を同時に満足する接着剤を利用することが出来な かった。本発明は、この様な事情により成されたもので あり、複合型半導体装置において、高熱伝導性と低弾性 を同時に満足するように配線基板とパッケージとを接着 する構造を有する複合型半導体装置を提供することを目 的としている。

[0006]

【課題を解決するための手段】本発明は、複合型半導体装置のパッケージに、複数の半導体チップを装着した半導体基板を接着する際に、大部分の領域には低弾性の接着剤を用い、その他の発熱性の高い領域には高熱伝導性の接着剤を形成して応力の発生を少なくすることにより、高熱伝導性を満足するとともに応力を少なくして半導体基板とパッケージとを接着することを特徴としている。即ち、本発明の半導体装置は、パッケージと、回路配線が形成されている半導体基板から構成され、かつ、前記

パッケージの内底面上に配置されている配線基板と、前 記配線基板と前記パッケージの内底面間に設けられ、前 記配線基板を前記パッケージに固着する接着剤と、回路 配線が形成されている半導体基板から構成されている配 線基板と、前記配線基板上に装着され、この配線基板の 回路配線と電気的に接続している複数の半導体素子と、 前記パッケージの開口部を密封するキャップとを備え、 前記配線基板の少なくとも1つの前記半導体素子が装着 されている領域の裏面には前記接着剤として高熱伝導性 接着剤が形成されており、前記配線基板の他の領域の裏 面には、前記接着剤として低弾性接着剤が形成されてい ることを第1の特徴としている。

【0007】前記接着剤は、前記配線基板裏面の全面に 形成させても良い。前記配線基板の前記半導体素子が装 着されているすべての領域の裏面には前記高熱伝導性接 着剤を用いても良い。前記配線基板の、前記半導体素子 の内発熱性の高い半導体素子が装着されている領域の裏 面には、前記高熱伝導性接着剤が形成されており、前記 半導体素子の内発熱性の低い半導体素子が装着されてい る領域の裏面には、前記低弾性接着剤が形成されるよう にしても良い。また、パッケージと、回路配線が形成さ れている半導体基板から構成され、かつ、前記パッケー ジの内底面上に配置されている配線基板と、前記配線基 板と前記パッケージの内底面間に設けられ、前記配線基 板を前記パッケージに固着する接着剤と、回路配線が形 成されている半導体基板から構成された回路基板と、前 記配線基板上に装着され、この配線基板の配線と電気的 に接続している複数の半導体素子と、前記パッケージの 開口部を密封するキャップとを備え、前記接着剤は、前 記配線基板の前記半導体素子が装着されている領域の裏 面にのみ形成されていることを第2の特徴としている。 前記接着剤は、高熱伝導性接着剤でも良い。

[0008]

【作用】発熱性の高い領域のみに高熱伝導性接着剤を用いるので、高熱伝導性と低弾性を同時に満足する半導体基板とパッケージとの接続構造が得られる。また、接着剤の使用面積を少なくすることにより応力の発生を減少させることができる。

[0009]

【実施例】以下、図面を参照して本発明の実施例を説明する。まず、図1乃至図5を参照して第1の実施例を説明する。図1は、複合型半導体装置の断面図、図2乃至図5は、この半導体装置を形成するための製造工程平面図及び断面図である。アルミナなどからなる角型セラミックパッケージ3の内周縁には、段部31が形成されており、その内底面には、半導体チップ5が装着されたシリコン半導体などから構成されており、多層の配線が施された配線基板6が形成されている。また、パッケージ3内部には、接続配線(図示せず)が形成されており、その接続配線は、この段部31で部分的に露出してい

る。この半導体装置をプリント配線基板などの回路基板に取付けるための電極ピン32は、パッケージ3の周辺部に植設されている。この電極ピン32は、前記パッケージ内部において前記接続配線に接続されている。パッケージ3の底面には、アルミニウムや銅などからなる放熱板9がエポキシ樹脂などの接着剤8で固着されている。前述のように、このパッケージ3の内底面に前記配線基板6が接着剤によって固着されている。さらに、この配線基板6の表面には、SRAMなどのメモリ素子やCPUなどのチップ5が熱伝導性接着剤4で接続されている。

【0010】この接着剤4は、例えば、エポキシ樹脂系 もしくはシリコーンゴム系であり、熱伝導性を高めるた めに銀などの金属粉末を混入させることができる。チッ プ5間を接続し、これらと外部回路と接続するために、 チップ5と配線基板6間、配線基板6とパッケージ段部 31の接続配線間を接続するように、アルミニウムや金 などからなるボンディングワイヤフがワイヤボンディン グ法などで形成されている。これらボンディングワイヤ による接続を通じてチップ5は、電極ピン32から外部 の回路基板に電気的に接続される。電極ピン32は、例 えば、ニッケルを42重量%含有する鉄系の合金からな り、その表面に金などのメッキされている。パッケージ 3の開口部は、例えば、コバールなどの鉄系合金のキャ ップ10により密封される。キャップ10は、例えば、 溶接によってパッケージ3に接着される。当然のことな がら、この半導体装置が動作中にチップ5から熱が発生 する。熱は、接着剤4を介して配線基板6へ伝えられ、 さらに、配線基板6とパッケージ3とを接着する接着剤 を介してパッケージ3に伝えられ、このパッケージ3を 通して放熱板9から放熱するようになっている。

【0011】次ぎに、図2乃至図5を参照してこの実施 例の半導体装置の製造方法について説明する。図4に示 すように、パッケージ3は、その平面図に示す表面の両 側に電極ピン32が複数列配列されている。この実施例 では3列であるが、通常この電極ビンは、1列でも良い し、3列を越えても良い。また、その配列は、パッケー ジ3の2辺のみでなくその全周に形成しても良い。さら に、パッケージ3の底面には、図5に示すように、接着 剤によって放熱板が取付けられている。まず、シリコン 半導体基板からなり、多層配線が形成されている配線基 板6の裏面に高熱伝導性接着剤1を選択的に所定の領域 に塗布する(図2(a))。この接着剤は、例えば、シ リコーンゴムに銀などの金属粉末を含有させたものであ り、シリコーンゴム本来の弾性率より弾性率が大きく (約1.37×10°Pa (パスカル)以上)、これに 反し、熱伝導性が大きい(1.0kW/mK(メートル ・ケルビン)程度)。この所定の領域は、図2(b)に 示す配線基板6の表面に形成されたチップ搭載領域61 の裏側に相当する。この接着剤1を塗布した後、まだ接 着剤の塗布していないチップ搭載領域の裏面以外の裏面 領域に、例えば、シリコーンゴム系などの弾性率が約 9.8×10⁷Pa以下の低弾性接着剤2をマスクなど を用いて選択的に塗布する(図3)。

【0012】この接着剤を塗布した配線基板6をパッケ ージ3の内底面に載置し、加熱圧着して硬化し、これを 固定する(図4)。この高熱伝導性接着剤1と低弾性接 着剤2とを塗布する順序は、前述の方法と逆にしても良 い。次に、配線基板6表面のチップ搭載領域61に、エ ポキシ樹脂やシリコーンゴムなどの接着剤4を選択的に 塗布したCPUやメモリなどのチップ 5を接着剤4が配 線基板6に接する様に載置し、加熱圧着して接着剤4を 硬化し、チップ5を固定する。チップ5は、この実施例 では4個形成されているが、これ以上のチップを搭載す ることが可能である。1例をあげれば、50mm角の配 線基板6に5mm角以下のチップを搭載する場合、CP Uを1つに10個のSRAMを取付ける事ができる。配 線基板6のチップ5を装着するチップ搭載領域61は、 配線基板6に形成された配線を保護するために金などの 被膜が形成されている。その後、前述のように、配線基 板6と、電極ピン32に電気的に接続され、パッケージ 3に形成されている接続配線とを金やアルミニウムなど のボンディングワイヤ7で接続する。さらに、チップ5 と配線基板6との間も同じ様にボンディングワイヤ7に より接続する。その後は、コバールなどの鉄合金からな る金属キャップ10をパッケージ3の開口部に溶接して これを密封する(図1参照)。

【0013】この実施例では、チップ5と配線基板6と を電気的に接続する場合に、前述のようにボンディング ワイヤ7を用いているが、これ以外にTABテープを用 いることもできる。図6は、TAB (Tape Automated B onding) テープの平面図である。通常、TABテープに は1つのチップ搭載部をその中心に形成し、そのアウタ ーリード先端を配線基板の回路配線に接続している。T ABテープは、テープ状のフィルムに繰返し形成された 導体のリードとチップの電極に対応する部分とを重ね合 わせ、適当な手段により接合し、多数の配線を同時に接 続するボンディング方式に用いるもので、フィルム11 の中央部にチップ搭載部12を備え、両側には送り孔1 3が形成されている。不要な部分を取り除いてから、繰 返し形成されたリードの先端のインナーリード71をチ ップ搭載部12に固定したチップ5の電極に接続し、こ のインナーリード71と連続している他端のアウターリ ード72を配線基板6の電極(図示せず)に接続する。 この様にして、パッケージ3に固着された配線基板6に 取付けられたチップ5は、配線基板3と電気的に接続さ れる。本発明は、この様な構成のTABテープのみでな く、複数のチップ搭載部を有するものにも適用すること ができる。本発明は、TABテープを利用することによ って、より1層高集積化されたチップに対しても十分対 応することができる。

【0014】この配線基板6は、前述のように50mm 角程度であり、これはさらに大型化される傾向にある が、配線基板は、大型化するに連れてチップの搭載数も 多くなりその発熱量も多くなる。この様な配線基板がセ ラミックなどのパッケージに固着されると、その発熱に よって、配線基板とパッケージとはその熱膨張係数の差 によって両者の間に応力が生じ、配線基板が反ってしま う。そこで、このような応力を緩和するためにシリコー ンゴムのような低弾性の接着剤を両者間に介在させる。 しかし、このような低弾性の接着剤は、熱伝導性が悪 く、応力緩和のみを注目すると熱放散特性が劣化する。 この実施例では、発熱の大きい配線基板6のチップ5が 取付けられている領域の裏面のみに高熱伝導性の接着剤 1を用いるので、応力緩和特性を格別低下させること無 く、最小限の高熱伝導性接着剤の使用で熱放散特性を向 上させることができる。この配線基板に用いる高熱伝導 性接着剤の塗布面積は、低弾性接着剤が10に対して、 6. 25以下にすることができるので高熱伝導性接着剤 の使用が少なくて済む。配線基板をこの実施例のように 50mm角であるとし、配線基板をパッケージに接着す る接着剤をすべて高熱伝導性接着剤であるとした場合、 半導体装置の動作中の発熱により、配線基板は、60~ 70 μ m程度の反りを発生する。また、すべて低弾性接 着剤で配線基板をパッケージに接着した場合、配線基板 は、10~20 µ m程度の反りを発生するに過ぎない。 一方、本発明の接着剤で配線基板をパッケージに接着し た場合の配線基板の反りは、低弾性接着剤のみで接着し た場合にごく近くなる。

【0015】次ぎに、図7及び図8を参照して第2の実 施例を説明する。図8は、配線基板の裏面、図7は、パ ッケージとその内部に搭載された配線基板とチップの断 面図であり、キャップ、電極ピン、放熱板、ボンディン グワイヤなどは記載を省略してある。段部31を備えた アルミナなどからなる角型セラミックパッケージ3のの 内底面には、チップ51、52が装着されたシリコン半 導体などからなり、多層配線が施された配線基板6が接 着されている。パッケージ3の底面には、アルミニウム や銅などからなる放熱板がエポキシ樹脂等の接着剤で固 着されている。この配線基板6の表面には、CPUなど の発熱性の高いチップ51やSRAMなどの発熱性のそ れ程高くないチップ52が接着剤4で接続されている。 この接着剤4は、例えば、エポキシ樹脂系もしくはシリ コーンゴム系であり、熱伝導性を高めるために銀などの 金属粉末を混入してもよい。パッケージ3の開口部は、 鉄系合金などのキャップにより密封される。前実施例で は、配線基板6をパッケージ3の内底面に接着する接着 剤は、高熱伝導性接着剤1と低弾性接着剤2とを用い、 配線基板6のチップ搭載領域61の裏面には、必ず髙熱 伝導性接着剤 1 を塗布しているが、この実施例では、前

記チップ搭載領域61の裏面には、必ずしも高熱伝導性 接着剤1を塗布しない。

【0016】動作中にチップから熱が発生する場合でも、発熱が無視できる程度のものも、速やかに放熱しなければならないほど多量に発熱するチップもある。この実施例では、応力緩和を十分確保できるように、発熱がそれほど大きくないSRAMなどのチップ52の下には必ずしも高熱伝導性接着剤1を施さず、CPUなどの発熱性の高いチップ51が装着されている配線基板6のチップ搭載領域61の裏面には必ず高熱伝導性接着剤1を塗布する。チップから発生した熱は、接着剤4を介して配線基板6へ伝えられ、さらに、配線基板6とパッケージ3とを接着する接着剤1を介してパッケージ3に伝えられ、このパッケージ3を通して放熱板から放熱するようになっている。前実施例より高熱伝導性接着剤の使用の割合が少なくなる。

【0017】次ぎに、図9及び図10を参照して第3の 実施例を説明する。図9は、パッケージとその内部に搭 載された配線基板とチップの断面図、図10は、配線基 板の裏面を示す平面図であり、キャップ、電極ピン、放 熱板、ボンディングワイヤなどは記載を省略してある。 段部31を備えたアルミナなどからなる角型セラミック パッケージ3のの内底面には、チップ5が装着されたシ リコン半導体からなる多層配線の配線基板6が接着され ている。パッケージ3の底面には、アルミニウムや銅な どからなる放熱板がエポキシ樹脂などの接着剤で固着さ れている。この配線基板6の表面には、CPUやSRA Mなどのチップ5が接着剤4で接続されている。この接 着剤4は、例えば、エポキシ樹脂系もしくはシリコーン ゴム系であり、熱伝導性を高めるために銀などの金属粉 末を混入してもよい。パッケージ3の開口部は、鉄系合 金などのキャップにより密封される。

【0018】第1の実施例では、配線基板6をパッケー ジ3の内底面に接着する接着剤は、高熱伝導性接着剤1 と低弾性接着剤2とを用い、配線基板6のチップ搭載領 域61の裏面には、必ず高熱伝導性接着剤1を塗布し、 配線基板6の裏面の全面にいずれかの接着剤が塗布され ているが、この実施例では、配線基板6の裏面全面には 接着剤を施さず、前記チップ搭載領域61の裏面のみに 高熱伝導性接着剤1を塗布している。接着面積が小さく ても配線基板6とパッケージ3との接着強度は十分確保 されており、また、熱膨張係数の違いによって生ずる配 線基板とパッケージ間の応力も接着剤が形成されている 領域が小さいので、あまり大きくはならず、従って、応 力が大きな影響を与えることはない。チップから発生し た熱は、接着剤4を介して配線基板6へ伝えられ、さら に、配線基板6とパッケージ3とを接着する接着剤1を 介してパッケージ3に伝えられ、このパッケージ3を通 して放熱板から放熱するようになっている。

[0019]

【発明の効果】以上のように、本発明は、配線基板とパッケージとを接着する接着剤として、配線基板の表面のチップが装着されている領域の裏面に高熱伝導性接着剤を塗布しているので、熱の発生源であるチップから発生した熱は、この高熱伝導性接着剤を介して効率的にパッケージに放散される。また、チップの発熱により発生する配線基板とパッケージの熱膨張係数の違いから生ずる界面の応力は、高熱伝導性接着剤の使用を極力限定しているので、ここに用いる低弾性接着剤が効率的に緩和させ、減少させる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の複合型半導体装置の断面図。

【図2】第1の実施例の配線基板の表面及び裏面の平面図。

【図3】第1の実施例の配線基板の裏面の平面図。

【図4】第1の実施例の配線基板及びパッケージの平面図。

【図5】図4のA-A′部分の断断面図。

【図6】本発明の複合型半導体装置に用いるTABテープの平面図。

【図7】第2の実施例の複合型半導体装置の断面図。

【図8】第2の実施例の配線基板の平面図。

【図9】第3の実施例の複合型半導体装置の断面図。

【図10】第3の実施例の配線基板の平面図。

【図11】従来の複合型半導体装置のパッケージの平面

図及び断面図。

【図12】従来の複合型半導体装置の配線基板を搭載したパッケージの断面図。


【図13】従来の複合型半導体装置の断面図(図14の B-B'部分の断面図)。

【図14】従来の複合型半導体装置の平面図。


【符号の説明】

1	高熱伝導性接着剤
2	低弹性接着剤
3	パッケージ
4,8,12	接着剤
5	チップ
6	配線基板
7	ボンディングワイヤ
9	放熱板
1 0	キャップ
1 1	フィルム
1 2	チップ搭載部
1 3	送り孔
3 1	パッケージ段部
3 2	電極ピン
5 1	発熱性の高いチップ
5 2	発熱性の低いチップ
6 1	配線基板のチップ搭載領域
7 1	インナーリード
7 2	アウターリード

【図1】



【図5】



【図2】 【図3】

